ものづくりニュース by aperza

サーバ間の光通信向け、56Gbps送受信回路を開発 (馬本隆綱,[EE...

サーバ間の光通信向け、56Gbps送受信回路を開発 (馬本隆綱,[EE Times Japan])

 富士通研究所とソシオネクストは2016年2月、サーバ間のデータ通信において、チャネルあたり56Gビット/秒(Gbps)の通信速度を実現する送受信回路を開発したと発表した。消費電力は従来と同じで、データ通信速度を2倍にすることが可能な技術である。

 データセンターに設置されたサーバなどの処理性能を向上させるため、サーバ間のデータ通信を高速にする要求が高まっている。このため業界では、消費電力を増やさずに、サーバやスイッチに用いられているICチップと光モジュール間のデータ通信速度を、現行の2倍にするための標準化活動などに取り組んでいる。

サーバやスイッチを接続するデータ送受信回路の一例 出典:富士通研究所、ソシオネクスト

 これまでの一般的な送受信回路は、劣化した信号を補償するための回路「DFE(Decision Feedback Equalizer)」ブロックと、入力信号のタイミング誤差を検出するための回路「CDR(Clock and Data Recovery)」ブロックの2つで、送受信回路全体が消費する電力の約3分の2を占めている。このため、通信速度の向上と消費電力の抑制を両立させることが極めて難しかったという。

従来の送受信回路の構成(左)と、DFEによる信号劣化の補償方法 出典:富士通研究所、ソシオネクスト

 富士通研究所とソシオネクストは、DFE演算後の波形分析を行った。そうしたところ、連続する3ビットの入力信号が「100」または「011」となる時、DFEの2つの判定回路で得られた結果を比較すれば、動作タイミングの「進み」や「遅れ」を検出できることが分かった。この結果に基づいて、連続する3ビットの入力信号が「100」または「011」の時だけタイミングを検出する新たな方式を開発した。

新たに開発した送受信回路構成(左)と、新規方式によるタイミング調整方法 出典:富士通研究所、ソシオネクスト

 新たに開発したタイミング検出方法を用いると、これまで必要だったCDRの入力信号のタイミング判定回路を削減することができる。その上、DFEとCDRのタイミング調整に用いていたクロック用の配線も不要となり、消費電力を増やさずにデータ通信速度を2倍とする送受信回路を実現した。

 現行の28Gbps規格で400Gbpsイーサネットを構築するには、送受信回路がこれまで16個必要であった。これに対して、今回開発した技術を用いると半分の8個で済む。光モジュールの小型化も可能だという。富士通研究所とソシオネクストは、開発した技術について2018年度の実用化を目指す。

 今回開発した技術の詳細は、米国サンフランシスコで開催される半導体集積回路技術の国際会議「ISSCC(IEEE International Solid-State Circuits Conference) 2016」(2016年1月31日〜2月4日)で発表する。


エレクトロニクス技術を駆使した製品を設計・開発するエンジニアやマネージャー層を対象に、半導体・電子部品、ディスプレイ、ネットワーク、ソフトウエア、エネルギー、設計・解析ツールなどに関する技術情報や、業界の最新動向を提供するサイトです。特集記事に加え、各種技術解説やトップへのインタビュー、海外発のニュースなど、エレクトロニクス分野における最新かつ専門性の高い情報を発信します。 http://eetimes.jp/