ものづくりニュース by aperza

SoCのテスト時間を3分の1にするテストソリューション、ケイデンス「M...

2016/10/31 IT media

SoCのテスト時間を3分の1にするテストソリューション、ケイデンス「Modus」 ([MONOist])

「Modus Test Solution」

 Cadense Design Systemsは2016年2月2日(米国時間)、SoC(System on Chip)設計のテスト時間を「最短で3分の1に短縮可能」(同社)なテストツール「Modus Test Solution」を発表した。

 新ツールは「2D Elastic Compression」と呼ぶアーキテクチャの導入により、デザインサイズや配線に影響を与えずに400倍を超える圧縮率を実現しており、加えて、ATPG(automatic test pattern generation)の実行中に複数スキャンサイクルをまたいだケアビット制御が可能であることから、高圧縮であっても高い故障検出率を維持している。

 またIPコア内蔵メモリのセルフテスト(PMBIST)実行時にシェアードテストアクセスバスを挿入可能であり、FinFET SRAMや自動車の安全性アプリケーションなどのテストアルゴリズムも挿入できる。DFTロジックやGenusなどで共有される新しく統合されたTCLスクリプト記述およびデバッグ環境を用いるATPG機能も用意されている。


製造業に従事するエンジニアを対象に、モノづくりの現場で働くスペシャリストの役に立つ技術情報や業界の最新動向を提供するメディアです。「組み込み開発」「メカ設計」「製造マネジメント」「オートモーティブ」の4つのフォーラムを中心に、基礎から応用まで多彩な技術解説記事、図版を多用した分かりやすいコンテンツ、話題のトピックスをより深く掘り下げた連載記事など、モノづくりに役立つ蓄積型コンテンツを充実させ、製造業における最新かつ専門性の高い技術情報を発信することで、技術者の問題解決をサポートしていきます。本サイトの名称は、“モノづくり(MONO)” と “~する人(ist)”の造語です。 http://monoist.atmarkit.co.jp/